公司簡介

• 公司成立於 2022 年 11 月，營運據點位於台北與竹北兩地。
• 擁有堅強的研發與技術服務團隊，提供消費性電子產品中各類無線通訊相關的軟硬體整合解決方案。
• 具備矽智財（IP）、積體電路設計及設計自動化（EDA）領域的豐富經驗，為客戶量身打造兼具創新性與市場競爭力的產品。

‍

我們的願景與服務

• 持續研發與創新：不斷投入研發與創新，滿足客戶對尖端技術的需求。
• 成為值得信賴的夥伴：以專業的設計服務與顧問團隊，成為客戶長期合作的最佳夥伴。
• 提供快速、滿意的服務：持續掌握市場最新動態，提供客戶最即時、最完善的技術支援，與電子產業攜手共創未來

‍

主要職責

• 主導 Wi-Fi / 通訊晶片類比基頻鏈路設計（Analog Baseband）。
• 設計與驗證 LPF / BPF 濾波器電路，進行頻寬與雜訊優化。
• 設計 ADC / DAC 架構（SAR / Pipeline / $\Sigma$-$\Delta$ 等），並進行線性度、功耗、SNR、SFDR 等性能最佳化。
• 開發 DC Offset Cancel、I/Q Mismatch、Gain Control 等自動校準與補償電路。
• 評估並改善版圖寄生效應、Mismatch、Crosstalk 對性能之影響。
• 與 數位前端、TRX、PMU 團隊協同整合，確保鏈路滿足 EVM / Noise / Spur 等系統規格。
• 協助 Lab 測試、Debug 與模擬對比分析。
• 撰寫設計規格書、設計報告與量產文件。

‍

職務要求

• 電機、電子、通訊工程或相關科系碩士以上學歷。
• 三年以上 ADC / DAC 或類比基頻電路設計經驗。
• 熟悉 Cadence Virtuoso、Spectre / APS / Monte Carlo 模擬流程。
• 熟悉 Pipeline、SAR、Sigma-Delta ADC 架構與 DAC 線性化技術。
• 具 Offset / IQ Mismatch 補償與 Gain Control 電路設計經驗。
• 能獨立完成電路規格、設計、模擬與量測分析。

‍

加分條件

• 曾參與 Wi-Fi / Bluetooth SoC 專案或量產開發。
• 熟悉 55 nm / 22 nm / FinFET 製程。
• 熟悉 Totem / EMIR / Reliability Flow。
• 具 Verilog-A / Matlab 行為模型建立與系統驗證經驗。
• 具晶片 Bring-up 與實測 Debug 經驗。

‍