公司簡介
- 公司成立於 2022 年 11 月，營運據點位於台北與竹北兩地。
- 擁有堅強的研發與技術服務團隊，提供消費性電子產品中各類無線通訊相關的軟硬體整合解決方案。
- 具備矽智財（IP）、積體電路設計及設計自動化（EDA）領域的豐富經驗，為客戶量身打造兼具創新性與市場競爭力的產品。
我們的願景與服務
- 持續研發與創新：不斷投入研發與創新，滿足客戶對尖端技術的需求。
- 成為值得信賴的夥伴：以專業的設計服務與顧問團隊，成為客戶長期合作的最佳夥伴。
- 提供快速、滿意的服務：持續掌握市場最新動態，提供客戶最即時、最完善的技術支援，與電子產業攜手共創未來
主要職責
- 協助設計射頻接收前端（RX Frontend）電路，包括 LNA、Mixer、TIA 等模組 。
- 參與接收鏈路之增益、雜訊指數（Noise Figure, NF）、**線性度（IIP3）**與隔離度等性能分析 。
- 使用 Cadence Virtuoso / Spectre 進行電路設計、模擬與佈局前驗證 。
- 協助設計與驗證接收路徑校準電路（Gain / I/Q / DC Offset / Phase Mismatch 等） 。
- 協助 Silicon bring-up、量測與 Debug，分析量測與模擬結果差異 。
- 參與與 System / TRX / DFE 團隊之協同設計與鏈路規格定義 。
- 撰寫設計報告、模擬結果與性能分析文件 。
職務要求
- 電機、電子、通訊工程或相關科系碩士以上學歷 。
- 熟悉基本類比與射頻電路理論（放大器、混頻器、匹配網路、雜訊與線性度分析） 。
- 具 Cadence Virtuoso / Spectre / HSPICE 模擬工具使用經驗 。
- 了解射頻接收鏈路架構與常見性能指標（NF、IIP3、S11、Gain、LO Leakage） 。
- 具良好溝通能力與主動學習精神 。
加分條件
- 修習或研究過 LNA、Mixer、TIA 或 RF Transceiver 架構 。
- 熟悉 Smith Chart、S-parameter 分析與 Impedance Matching 。
- 具 MATLAB / ADS / Verilog-A 建模經驗 。
- 了解 Wi-Fi / Bluetooth / Cellular 接收機架構 。
- 熟悉 55 nm / 22 nm / FinFET 製程特性 。